Quartus II 15.0是Altera公司带来的专业的PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自由的综合器以及仿真器，可以让用户完成从设计输入到硬件配置的完整PLD设计流程，而且这也是唯一一个包括一timing closure和基于块的设计流为基本特征的PLD软件。由于强大的设计能力和直观易用的借口，quartus ii 15.0破解版越来越受到数字系统设计者的欢迎，这款设计软件实业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具，工程师能够利用同样的底价为工具对Stratix FPGA进行功能验证和原型设计，又可以设计HardCopy Stratix器件用于批量成品。
功能介绍： 一、Quartus II是Altera公司的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（Altera Hardware Description Language）等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。除了可以使用Tcl脚本完成设计流程外，提供了完善的用户图形界面设计方式。具有运行速度快，界面统一，功能集中，易学易用等特点。 二、Quartus II支持Altera的IP核，包含了LPM/MegaFunction宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度。对第三方EDA工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方EDA工具。此外，Quartus II 通过和DSP Builder工具与Matlab/Simulink相结合，可以方便地实现各种DSP应用系统；支持Altera的片上可编程系统（SOPC）开发，集系统级设计、嵌入式软件开发、可编程逻辑设计于一体，是一种综合性的开发平台。Maxplus II 作为Altera的上一代PLD设计软件，由于其出色的易用性而得到了广泛的应用。 三、Quartus II提供了完全集成且与电路结构无关的开发包环境，具有数字逻辑设计的全部特性，包括： 1、可利用原理图、结构框图、VerilogHDL、AHDL和VHDL完成电路描述，并将其保存为设计实体文件; 2、芯片(电路)平面布局连线编辑; 3、LogicLock增量设计方法，用户可建立并优化系统，然后添加对原始系统的性能影响较小或无影响的后续模块; 4、功能强大的逻辑综合工具; 5、完备的电路功能仿真与时序逻辑仿真工具;定时/时序分析与关键路径延时分析;可使用SignalTap II逻辑分析工具进行嵌入式的逻辑分析; 6、支持软件源文件的添加和创建，并将它们链接起来生成编程文件; 7、使用组合编译方式可一次完成整体设计流程; 8、自动定位编译错误; 9、高效的期间编程与验证工具; 10、可读入标准的EDIF网表文件、VHDL网表文件和Verilog网表文件; 11、能生成第三方EDA软件使用的VHDL网表文件和Verilog网表文件。
Download/下载地址：
1.扫描下方二维码关注微信公众号：伙伴神 2.即可免费获取各种软件安装包与安装教程 | 
